FEST: Funktionale Verifikation von Systemen

Das Projekt FEST hat sich zum Ziel gesetzt, Lösungen zu erforschen, die eine einheitliche Verifikation von SoCs ermöglichen. Hierzu werden von einer Systembeschreibung bis hinunter zur elektrischen Ebene Methoden und Verfahren erforscht, die existierende Verifikationslücken schließen. Dazu werden neue Verifikationsverfahren erforscht, die in der industriellen Praxis als große Hürde zu sehen sind. Die Vernetzung verschiedener neuartiger Ansätze wird dabei durch die Durchführung des Projekts als Verbundprojekt unterstützt. Die verschiedenen Verifikationsansätze werden auf einer gemeinsamen Plattform integriert, um eine einheitliche Verifikationsmethodik zu ermöglichen aber unabhängig von einzelnen Lösungswerkzeugen zu bleiben.

Classification in the edaMatrix:

Verwendete Abkürzungen