

# VALSE-XT: Hochautomatisierte, zertifizierende und skalierende Validierung von "System-on-Chip"-Entwürfen



SoCs ermöglichen fast unbegrenzte Produktinnovationen. Aber beim Entwurf solcher Chips wird die Verifikation zum begrenzenden Faktor. 60-80% der Entwurfsaufwände entfallen auf die Verifikation. Die Projektpartner von VALSE-XT gehen davon aus, dass die Unvollständigkeit der Simulation maßgeblich für das Verifikationsproblem verantwortlich ist. Die Simulation für wichtige Verifikationsaufgaben kann durch weit leistungsfähigere, spezialisierte Verfahren ersetzt werden, die massive Produktivitäts- und Qualitätsgewinne bringen. Aus dieser Arbeitshypothese wurden das Valse-Programm und insbesondere das Arbeitsprogramm für VALSE-XT abgeleitet. Es sieht vor:

- Die Technik der formalen Eigenschaftsprüfung zu einer erschöpfenden, hochautomatisierten Verifikation auszubauen,
- Die Korrektheit automatischer und händischer Entwurfsverfeinerungen für digitale Schaltungen und Analogzellen durch mathematische Äquivalenzvergleiche zu garantieren und
- Durch eine vollständige Betriebsfehleranalyse kostengünstig die Robustheit sicherheitskritischer Systeme gegen Betriebsfehler sicherzustellen.

## Projektkoordination:

### Infineon Technologies AG

Wolfram Büttner  
fon:

## Projektpartner:

- [Alcatel-Lucent Deutschland AG](#)
- [Concept Engineering GmbH](#)
- Infineon Technologies AG
- [Melexis GmbH](#)
- [Robert Bosch GmbH](#)

## Projekt-Informationen

[Projekt-Flyer](#) (DE)  
NL 04 2005 (PN)  
NL 02 2005 (PN)  
[NL 01 2005](#) (PB)  
NL 04 2004 (PN)  
NL 03 2004 (PN)

## Förderkennzeichen:

BMBF F&E 01M3069

## Laufzeit:

01.08.2003 - 31.07.2005

## Webseite:

## Verwendete Abkürzungen

Abkürzung	Bedeutung
PB	Projektbericht

PKB Projektkurzbericht

PN Projektnachricht

PSB Projektschlussbericht

edacentrum | Schneiderberg 32 | 30167 Hannover | fon: +49 511 762-19699 | email: info@edacentrum [dot] denach  
oben

---

**Quell-URL:** <https://www.edacentrum.de/projekte/VALSE-XT>