Trends und neue Entwicklungen auf den Gebieten des Advanced Packagings und der Hetereogeneous Integration

Rolf Aschenbrenner (Fraunhofer-IZM, D)

Kurzfassung

Das Nachlassen der Dynamik des „Moore’s Law“, die dramatische Veränderung der geopolitischen Lage in der Halbleiterindustrie und der Wunsch der USA und Europas hochentwickelte Elektronikproduktion auf die jeweiligen Kontinente zurückzuholen, haben zu einem Schub des „Advanced Packagings“ geführt. Das zeigt sich insbesondere bei neuen Konzepten der Heterointegration, wie beispielsweise neuartige Chiplet-Architekturen, oder der Integration mit viel größeren Fertigungsformaten als dem bestehenden 300mm Waferformat.

Diese Präsentation beschreibt die verschiedenen Aspekte des Advanced Packagings als Heterogeneous Integration Plattform sowie verschiedene Aufbauvarianten im Bereich der 2D und 3D Technologien, wie z. B. Wafer und Panel Level Technologien und neue Entwicklungen von SoC bis zum Chiplet-Aufbau. Bei Chiplet-Architekturen werden anstelle eines monolithischen Chips mehrere, leichter zu produzierende Teile eines Halbleiterbausteins miteinander verbunden. Einzelne, hochintegrierte Einheiten sollen dabei in kleinere Basis-Einheiten (IPs) zerlegt werden.

Curriculum Vitae

Nach dem Studium der Physik und des Maschinenbaus in Konstanz und Gießen arbeitete Rolf Aschenbrenner an der Universität Gießen im Bereich Neuer Materialien. Seit 1994 ist er am Fraunhofer IZM in Berlin beschäftigt, wo er derzeitig stellvertretender Institutsleiter und Leiter der Abteilung „Systemintegration und Verbindungstechnologien" ist.

Er ist Autor zahlreicher Fachpublikationen und Inhaber mehrerer Patente auf dem Gebiet der Aufbau- und Verbindungstechnik.

Im Jahr 2005 wurde er mit dem iNEMI International Recognition Award ausgezeichnet, 2013 erhielt Rolf Aschenbrenner den CPMT David Feldman Outstanding Contributions Award, 2016 den European Semi Award und 2022 den IEEE EPS Regional Contributions Award.

Ferner war er mehrere Jahre Mitglied im Board of Governors der IEEE EPS Society, er war IEEE EPS Vice President, Technical, und Vice President, Conferences, sowie von 2010-2011 IEEE EPS
President. Seit 2012 ist er IEEE Fellow.